RISC-V Evolving pentru adresarea supercomputerelor și AI

[TLG WilliamS]

 

 

Arhitectura setului de instrucțiuni RISC-V open source câștigă o atenție mai mare în urma zvonului oferit de Intel de 2 miliarde de dolari pentru SiFive, casa de design RISC-V din industrie. Din păcate, RISC-V a fost demult retrogradat la cipuri și microcontrolere mai mici, limitându-i atracția. Cu toate acestea, acest lucru ar trebui să se schimbe în curând, deoarece RISC-V International, organizația care supraveghează dezvoltarea arhitecturii setului de instrucțiuni RISC-V (ISA), a anunțat  planuri de extindere a arhitecturii la aplicații de calcul de înaltă performanță, AI și supercomputere.

ISA-ul open source RISC-V a fost introdus pentru prima dată în 2016, dar primele nuclee erau potrivite doar pentru microcontrolere și unele modele de bază sistem-pe-cip. Cu toate acestea, după câțiva ani de dezvoltare, numeroși dezvoltatori de cipuri (de exemplu, Alibaba) au creat proiecte destinate centrelor de date cloud, sarcini de lucru AI (cum ar fi  Tenstorrent condus de Jim Keller ) și aplicații avansate de stocare (de exemplu, Seagate, Western Digital).

Înseamnă că există o mulțime de interes din partea dezvoltatorilor pentru cipurile RISC-V de înaltă performanță. Dar, pentru a încuraja adoptarea RISC-V ISA de către aplicații edge, HPC și supercomputing, industria are nevoie de un ecosistem hardware și software mai robust (împreună cu compatibilitatea cu aplicațiile și reperele vechi). Acolo intră în joc RISC-V SIG pentru HPC. 

 

În acest moment, RISC-V SIG-HPC are 141 de membri pe lista sa de corespondență și 10 membri activi în cercetare, mediul academic și industria cipurilor. Sarcina cheie pentru SIG-ul în creștere este de a propune diverse instrucțiuni și extensii specifice HPC noi și de a lucra cu alte grupuri tehnice pentru a se asigura că cerințele HPC sunt luate în considerare pentru ISA în evoluție. Ca parte a acestei sarcini, SIG trebuie să definească cerințele AI / HPC / edge și să traseze o caracteristică și o capacitate de cale până la un punct în care RISC-V este competitiv împotriva Arm, x86 și alte arhitecturi. 

 

Există și obiective pe termen scurt pentru RISC-V SIG-HPC. În 2021, grupul se va concentra asupra ecosistemului software HPC. În primul rând, grupul intenționează să găsească software open source (etaloane, biblioteci și programe reale) care să poată funcționa cu RISC-V ISA chiar de la început. Acest proces este setat să fie automatizat. Primele investigații vor viza aplicații precum GROMACS, Quantum ESPRESSO și CP2K; biblioteci precum FFT, BLAS și GCC și LLVM; și repere precum HPL și HPCG. 

 

RISC-V SIG-HPC va dezvolta o foaie de parcurs mai detaliată după consolidarea ecosistemului. Scopul pe termen lung al RISC-V SIG este de a construi un ecosistem open-source de hardware și software care să poată aborda aplicații emergente care necesită performanță, satisfăcând în același timp nevoile vechi.

Câți ani va dura asta? Numai timpul ne va da seama, dar achizițiile din industrie de la jucători mari, precum Intel, ar contribui cu siguranță la accelerarea acestei cronologii.

 

Sursa