SSD-urile PLC pe 5 biți nu vin până în 2025 sau mai târziu: Western Digital

[TLG WilliamS]

 

 

Atât Intel, cât și Toshiba au devenit din ce în ce mai încrezători în proiecțiile lor pentru debutul blițului PLC, care se împachetează în cinci biți pe celulă pentru a reduce prețurile SSD, dar Western Digitial a minimizat recent fezabilitatea SSD-urilor PLC înainte de 2025.

WD spune că acest tip de memorie va fi devin viabile doar cândva în a doua jumătate a acestui deceniu, când controlerele SSD devin mai avansate. Afirmația contrazice alți furnizori 3D NAND care cred că  SSD-urile PLC 3D ar putea rivaliza cu hard disk-urile în următorii câțiva ani. 

 

Fiecare nou tip de bliț aduce prețuri reduse pentru SSD, dar așa cum am văzut cu QLC NAND, acest lucru poate duce la reduceri mari de rezistență și performanță. Aceasta elimină o parte din strălucirea viitoarei tranziții la blițul PLC (Penta Level Cell) care se împachetează în cinci biți pe celulă pentru a reduce prețurile, dar are ca rezultat o rezistență și o performanță chiar mai mici.

 

„Mă aștept ca tranziția [de la QLC la PLC] să fie mai lentă”, a spus Siva Sivaram, șeful tehnologiei și strategiei Western Digital, la Bank of America Merrill Lynch 2021 Global Technology Conference (prin  SeekingAlpha ). „Așadar, poate în a doua jumătate a acestui deceniu vom vedea câteva segmente care încep să obțină 5 biți pe celulă”. 

 

Blițul TLC este cea mai utilizată variantă astăzi și, deși sunt disponibile cipuri 3D QLC NAND, acestea nu sunt la fel de utilizate. Western Digital se așteaptă ca acest lucru să se schimbe numai cu  memoria BiCS6 NAND  și cu noile controlere / firmware. 

 

"Credem că QLC pe întregul segment larg se va întâmpla în următoarea [generație BiCS 6, când] majoritatea biților vor trece la QLC pe piață", a spus Sivaram. „[…] În următorii doi ani plus vom vedea accelerarea rapidă a adoptării QLC.” 

 

Controlerele SSD moderne alimentate de nucleele Arm's Cortex-R8 pot gestiona algoritmi avansați de corecție a erorilor (4KB LDPC) asigurând în același timp performanțe decente, dar blițul PLC 3D va necesita o corecție a erorilor și mai complexă și, prin urmare, calculează mai multă putere de la controler. Controlerul va trebui, de asemenea, să susțină o capacitate mai redundantă și o nivelare robustă a uzurii. 

 

"Câștigul incremental nu este la fel de mare atunci când trecem de la 4 la 5 biți pe aceeași celulă, așa că primiți [25%]", a spus Sivaram. „Pentru a obține acel câștig, sacrificiți mult, aveți nevoie de redundanță suplimentară, ECC suplimentară, astfel încât câștigul net presupus pierderii de performanță s-ar putea să nu fie la fel de dorit.” 

 

Arm și-a introdus nucleul Cortex-R82 pe 64 de biți   pentru controlere SSD de nouă generație în septembrie 2020. Arm spune că designul este cu 1,74x ~ 2,25x mai rapid decât Cortex-R8 în aplicațiile din lumea reală și cu 21% și 23% mai rapid decât Cortex-A55 în SPECint2006, respectiv SPECfp2006. Cortex-R82 este conceput pentru a rula în clustere cu până la opt nuclee, astfel încât producătorii de controlere ar putea construi procesoare destul de formidabile bazate pe noul nucleu, care va fi destul de la îndemână pentru SSD-urile PLC.  

 

Există însă o captură. Primele controlere cu Cortex-R82 (probabil în 2023 sau 2024) vor fi destinate în primul rând unităților de ultimă generație cu capacități de calcul in-storage și nu pe SSD-urilor de înaltă densitate cu bliț PLC 3D ieftin. Ca urmare, este puțin probabil ca blițul PLC 3D să devină mainstream în curând. 

 

Cu siguranță există o mulțime de provocări legate de trecerea la blițul PLC. De exemplu, 3D PLC NAND poate stoca cinci biți pe celulă (5 bpc), o creștere cu 25% față de blițul cu celule quad-level (QLC) și o creștere cu 66% față de memoria flash cu celule cu trei niveluri (TLC) folosită astăzi.
 

Pentru a face acest lucru, celulele NAND trebuie să stocheze 32 de niveluri de tensiune distincte, iar controlerele SSD trebuie să le citească corect și să le înregistreze rapid. În schimb, TLC utilizează opt niveluri de tensiune, iar QLC utilizează 16 niveluri de tensiune. În plus față de complexitatea celulelor PLC 3D NAND, provocări precum interferența celulă la celulă și temperaturile îngreunează citirea datelor. 

 

Pentru a oferi caracteristici decente de performanță și rezistență, SSD-urile 3D TLC utilizează algoritmi ECPC LDPC de 120 biți / 1 KB sau chiar 340 biți / 2 KB, care sunt deja destul de complexi. În plus, producătorii implementează, de asemenea, nivelare statică și dinamică a uzurii, RAID ECC și supraprovizionare pentru a maximiza și mai mult rezistența.  

 

Cu SSD-uri alimentate cu QLC 3D, vom avea nevoie de suport pentru cuvinte de cod LDPC de 2 KB și 4KB, nivel de uzură mai complex și capacități mai mult supraprovizionate. Mai mult,

producătorii de memorie trebuie să schimbe și designul celulelor lor (de exemplu, să utilizeze materiale ușor diferite etc.) pentru a stoca în mod fiabil 16 niveluri de tensiune.

 

Toate acestea înseamnă că vom vedea SSD-uri PLC mai târziu decât mai devreme, în mare parte din cauza avansurilor necesare care nu sunt asociate direct cu fabricarea blițului în sine.

 

Sursa

Edited June 13, 2021 by TLG Wilhelm Chrysler